`timescale 1ns / 1ps
/////////////////////////////////////////////////////////////////
// Module Name: lab1_tb
/////////////////////////////////////////////////////////////////
module lab1_tb(

    );
     
    reg RESET, CLK; 
    wire [7:0] LED;
    wire LOCKUP;
    
    AHBLITE_SYS dut(.CLK(CLK), .RESET(RESET), .LED(LED), .LOCKUP(LOCKUP));
    
    initial
    begin
        CLK = 0;
        forever
        begin
          #5 CLK = 1;
          #5 CLK = 0;
        end
    end

    initial
    begin
        RESET = 0; 
        #30 RESET = 1;
        #20 RESET = 0;
    end
       
endmodule